(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号 特開2000-232076 (P2000-232076A)

(43)公開日 平成12年8月22日(2000.8.22)

(51) Int.Cl.7		微別記号		FΙ			7	73ト*(参考)
H01L	21/28	3 0 1		H01	L 21/28		301D	4 M 1 0 4
							301T	5 F 0 4 8
	21/8234				27/10		481	5 F O 8 3
	27/088				27/08		102D	
	21/8244						102H	
			審査請求	未請求	情求項の数15	OL	(全 11 頁)	最終頁に続く

(21)出願番号

特願平11-32252

(22)出願日

平成11年2月10日(1999.2.10)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 岡本 裕

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086298

弁理士 船橋 國則


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 高速ロジックのみにサリサイド構造を採用し、メモリ素子に自己整合コンタクト構造を採用して、両方の素子を同一半導体基体に混載することは困難であった。

【解決手段】 ソース、ドレイン拡散層34、35の表面とゲート配線31の上面とに半導体と金属との化合物膜としてコバルトシリサイド膜36~38が自己整合的に形成されている第1の半導体装置30と、少なくともゲート配線41の上部に半導体と金属との化合物膜もしくは金属膜としてタングステンシリサイド膜18が形成されている第2の半導体装置40とを同一の半導体基体11に備えたものであり、ゲート配線41の周囲に層間絶縁膜22よりもエッチング速度の遅い窒化シリコン膜19とサイドウォール絶縁膜20とが形成され、コンタクト孔23が自己整合的に形成されるているものである。



【特許請求の範囲】

【請求項1】 半導体基体に形成されているもので、ソ ース、ドレイン拡散層の表面とゲート電極の上面とに半 導体と金属との化合物膜が自己整合的に形成されている 第1の半導体装置と、

前記半導体基体に形成されているもので、少なくともゲ ート電極の上面に半導体と金属との化合物膜もしくは金 属膜が形成されている第2の半導体装置とを備えたこと を特徴とする半導体装置。

【請求項2】 前記第2の半導体装置のゲート電極の周 10 囲に、前記第2の半導体装置のソース、ドレイン拡散層 へ通じるコンタクト孔が形成される絶縁膜よりもエッチ ング速度の遅い絶縁膜が形成されていることを特徴とす る請求項1記載の半導体装置。

【請求項3】 前記第2の半導体装置のゲート電極は、 半導体と金属との化合物膜もしくは金属膜を少なくとも 含む2層以上の膜で構成されていることを特徴とする請 求項1記載の半導体装置。

【請求項4】 前記第1の半導体装置のゲート電極を構 成する半導体膜と、前記第2の半導体装置のゲート電極 20 を構成する半導体膜とは、同一膜で形成されていること を特徴とする請求項1記載の半導体装置。

【請求項5】 前記第2の半導体装置はダイナミックR AMのメモリセルを構成していることを特徴とする請求 項1記載の半導体装置。

【請求項6】 前記第2の半導体装置を覆う状態にシリ サイド反応を起とさない膜が形成されていて、

前記第1の半導体装置はサリサイド構造に形成されてい るととを特徴とする請求項5記載の半導体装置。

【請求項7】 前記第2の半導体装置はスタティックR 30 AMのメモリセルを構成していることを特徴とする請求 項1記載の半導体装置。

【請求項8】 前記第2の半導体装置のソース、ドレイ ン拡散層の表面に、前記第1の半導体装置上および前記 第2の半導体装置のゲート電極上に形成されている半導 体と金属との化合物膜もしくは金属膜とは別の半導体と 金属との化合物膜が形成されていることを特徴とする請 求項7記載の半導体装置。

【請求項9】 半導体基体に、ゲート電極とソース、ド レイン拡散層とを有する第1の半導体装置と、ゲート電 40 極とソース、ドレイン拡散層とを有する第2の半導体装 置とを形成する半導体装置の製造方法において、

前記第1の半導体装置のゲート電極を構成する半導体膜 と、前記第2の半導体装置のゲート電極を構成する半導 体膜とを同一の半導体膜で形成する工程と、

前記同一の半導体膜における前記第1の半導体装置を形 成する領域上に、前記第2の半導体装置のゲート電極を 構成する膜よりもエッチング速度の遅いエッチングスト ッパ膜を形成する工程と、

体膜上を前記エッチングストッパ膜で覆った状態で、前 記第2の半導体装置のゲート電極をエッチングにより加 工した後、前記第1の半導体装置を形成する領域の前記 同一の半導体膜を加工して前記第1の半導体装置のゲー ト電極を形成する工程とを備えたことを特徴とする半導 体装置の製造方法。

【請求項10】 前記第2の半導体装置のゲート電極の 周囲に、前記第2の半導体装置のソース、ドレイン拡散 層へ通じるコンタクト孔が形成される絶縁膜よりもエッ チング速度の遅い絶縁膜を形成することを特徴とする請 求項9記載の半導体装置の製造方法。

【請求項11】 前記第2の半導体装置のゲート電極 は、半導体と金属との化合物膜もしくは金属膜を少なく とも含む2層以上の膜で形成するととを特徴とする請求 項9記載の半導体装置の製造方法。

【請求項12】 前記第2の半導体装置でダイナミック RAMのメモリセルを形成することを特徴とする請求項 9記載の半導体装置の製造方法。

【請求項13】 前記第1の半導体装置を形成する領域 の半導体膜を加工して第1の半導体装置のゲート電極を 形成した後、前記第2の半導体装置を覆う状態にシリサ イド反応を起こさない膜を形成する工程と、

前記第1の半導体装置をサリサイド構造に形成する工程 とを備えていることを特徴とする請求項12記載の半導 体装置の製造方法。

【請求項14】 前記第2の半導体装置でスタティック RAMのメモリセルを形成することを特徴とする請求項 9記載の半導体装置の製造方法。

【請求項15】 前記第2の半導体装置のソース、ドレ イン拡散層の表面に、前記第1の半導体装置および前記 第2の半導体装置のゲート電極上に形成されている半導 体と金属との化合物膜もしくは金属膜とは別個の半導体 と金属との化合物膜を形成することを特徴とする請求項 14記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、詳しくはメモリデバイスとロジッ クデバイスとを混載した半導体装置およびその製造方法 に関する。

[0002]

【従来の技術】システムコストの低減、低消費電力化、 高速化を目的に、メモリデバイスとロジックデバイスと を同一チップ内に搭載することが行われている。特に、 3次元グラフィック等への応用においては、高速データ . 転送化を目的として、バンド幅の広いメモリデバイスが 必要であり、これは大容量のメモリデバイスを高速ロジ ックデバイスに混載することによって達成される。

【0003】高速ロジックデバイスにおいては、寄生抵 前記第1の半導体装置を形成する領域の前記同一の半導 50 抗、寄生容量の低減を目的としてソース、ドレイン拡散 層上とゲート電極上とに半導体と金属との化合物を自己 整合的に形成したセルフアラインシリサイド〔以下サリ サイドという、(Self-Aligned Silicidation))が適 用され、ソース、ドレイン拡散層の抵抗は数Ωまで低減 されている。

3

【0004】一方、メモリデバイスにおいては、メモリ サイズの縮小を目的として、コンタクト孔を配線層に対 して自己整合的に形成するセルフアラインコンタクト 〔以下SACという、(Self-Aligned Contact)〕が用 いられている。特に、近年は、コンタクト孔の形成時に 10 被エッチング膜よりもエッチング速度の遅い絶縁膜で配 線層の周りを覆ってからコンタクト孔を開口するという 製造方法が採用されている。

[0005]

【発明が解決しようとする課題】しかしながら、高速ロ ジックデバイスとメモリデバイスとを同一半導体基体 (同一チップ) 上に混載する場合には、次のような問題 が生じる。高速ロジック部では、ゲート配線(ゲート電 極も含む)とソース、ドレイン拡散層とは同時にサリサ イド化されるが、一方、メモリデバイスでは、メモリセ 20 ルサイズを縮小するために上述したSAC構造を採用し ているので、メモリ部のゲート配線(ゲート電極も含 む) はエッチング速度の遅い絶縁膜で覆われている。そ のため、上記高速ロジック部のサリサイド化の際に、メ モリ部のソース、ドレイン拡散層とゲート配線とを同時 にサリサイド化することはできない。

【0006】そのため、従来は、次のような方法が用い られていた。高速ロジックデバイスとメモリデバイスの 両方にサリサイドゲートを用いず、配線抵抗を低減する ために、ポリシリコンと、金属およびシリコンの化合物 30 との2層膜からなる構造(ポリサイドゲート構造)、も しくはポリシリコンと金属との2層以上の膜からなる構 造(ポリメタルゲート構造)を用いている。

【0007】との場合、高速ロジックデバイスとメモリ デバイスとの混載LSIに用いられている高速ロジック デバイスの各セルを、メモリデバイスを混載しないロジ ックLSIのものと共通化することができないという問 題がある。それは、ポリサイドゲートの場合において、 その抵抗をサリサイドゲートと完全に同じにすることは 困難であり、またそのトランジスタ特性が両者で異なる 40 からである。

[0008]

【課題を解決するための手段】本発明は、上記課題を解 決するためになされた半導体装置およびその製造方法で

【0009】本発明の半導体装置は、半導体基体に形成 されているもので、ソース、ドレイン拡散層の表面とゲ ート電極の上面とに半導体と金属との化合物膜が自己整 合的に形成されている第1の半導体装置と、同一の半導 体基体に形成されているもので、少なくともゲート電極 50 ト電極を構成する膜よりもエッチング速度の遅いエッチ

の上面に半導体と金属との化合物膜もしくは金属膜が形 成されている第2の半導体装置とを備えたものであり、 第2の半導体装置のゲート電極の周囲には、その第2の 半導体装置のソース、ドレイン拡散層へ通じるコンタク ト孔が形成される絶縁膜よりもエッチング速度の遅い絶 縁膜が形成されているものである。

【0010】上記半導体装置では、第1の半導体装置の ソース、ドレイン拡散層の表面とゲート電極の上面とに 半導体と金属との化合物膜が自己整合的に形成されてい ることから、ゲート電極をシリサイド化したサリサイド 構造を有する高速ロジックになり、かつ高速ロジック素 子を単独に形成したものと同等の動作特性を有するもの となり、高速動作が得られる。一方、第2の半導体装置 のゲート電極の周囲には、その第2の半導体装置のソー ス、ドレイン拡散層へ通じるコンタクト孔が形成される 絶縁膜よりもエッチング速度の遅い絶縁膜が形成されて いることから、第2の半導体装置はセルフアラインド・ コンタクト(SAC)構造のメモリ素子となる。したが って、高速ロジック素子とメモリ素子とを同一の半導体 基体上に混載することが可能になる。

【0011】本発明の半導体装置の製造方法は、半導体 基体に、ゲート電極とソース、ドレイン拡散層とを有す る第1の半導体装置と、ゲート電極とソース、ドレイン 拡散層とを有する第2の半導体装置とを形成する半導体 装置の製造方法において、第1の半導体装置のゲート電 極を構成する半導体膜と、第2の半導体装置のゲート電 極を構成する半導体膜とを同一の半導体膜で形成する工 程と、その半導体膜における第1の半導体装置を形成す る領域上に、第2の半導体装置のゲート電極を構成する 膜よりもエッチング速度の遅いエッチングストッパ膜を 形成する工程と、第1の半導体装置を形成する領域の半 導体膜上をエッチングストッパ膜で覆った状態で、第2 の半導体装置のゲート電極をエッチングにより加工した 後、第1の半導体装置を形成する領域の半導体膜を加工 して第1の半導体装置のゲート電極を形成する工程とを 備えている。

【0012】また、第1の半導体装置を形成する領域の 半導体膜を加工して第1の半導体装置のゲート電極を形 成した後、第2の半導体装置を覆う状態にシリサイド反 応を起こさない膜を形成し、さらに第1の半導体装置を サリサイド構造に形成する。また、第2の半導体装置の ゲート電極の周囲に、第2の半導体装置のソース、ドレ イン拡散層へ通じるコンタクト孔が形成される絶縁膜よ りもエッチング速度の遅い絶縁膜を形成している。

【0013】上記半導体装置の製造方法では、第1の半 導体装置のゲート電極を構成する半導体膜と、第2の半 導体装置のゲート電極を構成する半導体膜とを同一の半 導体膜で形成し、その同一の半導体膜における第1の半 導体装置を形成する領域上に、第2の半導体装置のゲー

ングストッパ膜を形成することから、第2の半導体装置 を形成する領域の半導体膜上に、そのゲート電極を構成 するポリサイド構造もしくはポリメタル構造を構成する 膜を形成することが可能になる。そして第1の半導体装 置を形成する領域の半導体膜上をエッチングストッパ膜 で覆った状態で、第2の半導体装置のゲート電極をエッ チングにより加工することから、第2の半導体装置のゲ ート電極をポリサイド構造もしくはポリメタル構造に加 工することが可能になる。

【0014】しかも、第1の半導体装置を形成する領域 10 の半導体膜を加工して第1の半導体装置のゲート電極を 形成した後、第2の半導体装置を覆う状態にシリサイド 反応を起こさない膜を形成した後、第1の半導体装置を サリサイド構造に形成することから、第1の半導体装置 は、高速ロジック単独で形成した場合と同様の特性を有 するものとなる。

【0015】また、第2の半導体装置のゲート電極の周 囲に、第2の半導体装置のソース、ドレイン拡散層へ通 じるコンタクト孔が形成される絶縁膜よりもエッチング 速度の遅い絶縁膜を形成することから、第2の半導体装 20 置はセルフアラインド・コンタクト(SAC)構造のメ モリ素子に形成される。

【0016】以上説明したように、第1の半導体装置と 第2の半導体装置とを同一半導体基体上に混載すること が可能となることから、第1の半導体装置を高速ロジッ クとし、第2の半導体装置をメモリ素子として同一半導 体基体上に混載される。

[0017]

【発明の実施の形態】本発明の半導体装置に係わる第1 の実施の形態を、図1の概略構成断面図によって説明す る。図1では、一例として、高速ロジックとDRAMと を混載した半導体装置を説明する。

♪0018】図1に示すように、N型の半導体基体(例 えばシリコン基体11)には、深さが例えば400nm のトレンチに埋め込まれたフィールド絶縁膜12により 素子分離が形成されている。また、半導体基体11に は、P型のウエル13とN型のウエル(図示省略)とが 形成されていて、その半導体基体 11の表面にはゲート 絶縁膜14が、例えば10nmの厚さに形成されてい る。

【0019】上記半導体基体11(ゲート絶縁膜14) の高速ロジックの形成領域には、例えばポリシリコン膜 を200nmの厚さに堆積して形成されている半導体膜 15を構成部品とするゲート配線31(ゲート電極も含 む)が形成されている。このゲート配線31の側壁には サイドウォール絶縁膜20が形成されている。

【0020】上記ゲート配線31の一方側の半導体基体 11には、LDD32を介してソース、ドレイン拡散層 34が形成され、他方側の半導体基体11には、LDD いる。上記LDD32、33は、半導体基体11に例え ばヒ素を3×1014/cm'のドーズ量でイオン注入し て形成されている。また、上記ソース、ドレイン拡散層 34、35は、半導体基体11に例えばヒ素を3×10 1'/cm'のドーズ量でイオン注入して形成されてい る。なおゲート配線31中にも上記ヒ素がドーピングさ れている。

【0021】上記ソース、ドレイン拡散層34上には、 半導体と金属との化合物膜として、例えばコバルトシリ サイド膜36が形成され、同様にソース、ドレイン拡散 層35上にもコバルトシリサイド膜38が形成され、ゲ ート配線31上にもコバルトシリサイド膜37が形成さ れている。このように、サリサイド構造となっている第 1 に半導体装置30が形成されている。

【0022】一方、上記半導体基体11(ゲート絶縁膜 14)のDRAMの形成領域には、ゲート配線31を構 成する半導体膜15と同一層のポリシリコン膜のものか らなる半導体膜15が形成されていて、ゲート配線41 (ゲート電極も含む)の一部を構成している。この半導 体膜15には、N型の不純物として例えばリンが3×1 011/cm1のドーズ量でドーピングされている。また 上記半導体膜15上には、半導体と金属との化合物膜も しくは金属膜が形成されている。ここでは、一例とし て、半導体と金属との化合物膜のタングステンシリサイ ド膜18が例えば150nmの厚さに形成されている。 さらに窒化シリコン膜19が形成されている。とのよう に、ゲート配線41は、ポリシリコン膜からなる半導体 膜15とその上部に形成したタングステンシリサイド膜 18とからなり、さらに窒化シリコン膜19が形成され ている。このゲート配線41の側壁にはサイドウォール 絶縁膜20が形成されている。

【0023】上記ゲート配線41(41a)の一方側の 半導体基体11には、LDD42を介してソース、ドレ イン拡散層45が形成され、他方側の半導体基体11に はLDD43を介してソース、ドレイン拡散層46が形 成され、とのソース、ドレイン拡散層46は、ゲート配 線41(41b)の一方側の半導体基体11に、LDD 43を介して形成されるソース、ドレイン拡散層46と 共用している。さらに他方側の半導体基体 1 1 には、 L 40 DD44を介してソース、ドレイン拡散層47が形成さ れている。このように、第2の半導体装置40が形成さ れている。

【0024】上記各LDD42~44は、半導体基体1 1にリンを3×10¹³/cm¹のドーズ量でドーピング して得たものであり、上記各ソース、ドレイン拡散層4 5~47は、半導体基体11にリンを3×10¹³/cm 'のドーズ量でドーピングして得たものである。

【0025】さらに、上記第2の半導体装置40を覆う 状態にシリサイド反応を起とさない膜として、例えば酸 33を介してソース、ドレイン拡散層35が形成されて 50 化シリコン膜21が30nmの厚さに形成されている。

また、半導体基体11上には、上記第1、第2の半導体 装置30、40を覆う状態に層間絶縁膜22が、例えば 600nmの厚さの酸化シリコン膜で形成されている。 なお、上記層間絶縁膜22の表面は平坦化されている。 【0026】さらに、層間絶縁膜22には、DRAMの 形成領域における上層配線層とのコンタクト孔23が自 己整合的に形成されている。ととでは、窒化シリコン膜 からなるサイドウォール絶縁膜20およびゲート配線4 1上の窒化シリコン膜19がエッチングストッパとなっ て、コンタクト孔23が自己整合的に形成されている。 上記コンタクト孔23の内部にはプラグ24が形成され ている。

【0027】とのように、高速ロジックの形成領域に第 1の半導体装置30が形成され、DRAMの形成領域に メモリセルとなる第2の半導体装置40が形成され、シ ステムLSIが構成されている。

【0028】上記半導体装置では、第1の半導体装置3 0のソース、ドレイン拡散層34、35の表面とゲート 配線(ゲート電極も含む)31の上面とに半導体と金属 との化合物膜、すなわち上記の場合にはコバルトシリサ 20 イド膜36~38が自己整合的に形成されていることか ら、ゲート配線31をシリサイド化したサリサイド構造 を有する髙速ロジックになり、かつ髙速ロジック素子を 単独に形成したものと同等の動作特性を有するものとな っていて、高速動作が得られる。

【0029】一方、第2の半導体装置40のゲート配線 (ゲート電極も含む) 41の周囲には、ソース、ドレイ ン拡散層46へ通じるコンタクト孔23が形成される層 間絶縁膜22よりもエッチング速度の遅い絶縁膜とし て、窒化シリコン膜からなるサイドウォール絶縁膜20 と窒化シリコン膜19とが形成されていることから、第 2の半導体装置40はセルフアラインド・コンタクト 《SAC)構造のメモリ素子となる。そのため、コンタ クト孔23とゲート配線41との距離を縮めてメモリセ ルサイズの縮小化が図れる。

【0030】なお、高速ロジックの第1の半導体装置3 0は、ゲート配線31とソース、ドレイン拡散層34、 35とをコバルトシリサイド化し、DRAMのメモリ素 子は、ゲート配線41にタングステンシリサイド膜18 るタングステンポリサイド構造を用い、ソース、ドレイ ン拡散層45~47は通常の不純物をドーピングしたシ リコン層を用いる。つまり、ソース、ドレイン拡散層4 5~47にはサリサイドを用いていない。このようにソ ース、ドレイン拡散層45~47をサリサイド化しない のは、サリサイド化による接合リーク電流の増加により データ保持特性を悪化させてしまうからである。

【0031】次に、本発明の半導体装置に係わる第2の 実施の形態を、図2の概略構成断面図によって説明す る。図2では、一例として、髙速ロジックとSRAMと 50 半導体基体11には、LDD42を介してソース、ドレ

を混載した半導体装置を説明する。

【0032】図2に示すように、N型の半導体基体(例 えばシリコン基体11)には、深さが例えば400nm のトレンチにフィールド絶縁膜12が埋め込まれてい る。また、半導体基体11には、P型のウエル13とN 型のウエル(図示省略)とが形成されていて、その半導 体基体11の表面にはゲート酸化膜14が、例えば10 nmの厚さに形成されている。

【0033】上記半導体基体11(ゲート絶縁膜14) の高速ロジックの形成領域には、例えばポリシリコン膜 を200nmの厚さに堆積して形成されている半導体膜 15を構成部品とするゲート配線31が形成されてい る。とのゲート配線31の側壁にはサイドウォール絶縁 膜20が形成されている。

【0034】上記ゲート配線31の一方側の半導体基体 11には、LDD32を介してソース、ドレイン拡散層 34が形成され、他方側の半導体基体11には、LDD 33を介してソース、ドレイン拡散層35が形成されて いる。上記LDD32、33は、半導体基体11に例え ばヒ素を3×1011/cm1のドーズ量でイオン注入し て形成されている。また、上記ソース、ドレイン拡散層 34、35は、半導体基体11に例えばヒ素を3×10 *'/cm'のドーズ量でイオン注入して形成されてい る。なおゲート配線31中にも上記ヒ素がドーピングさ れている。

【0035】上記ソース、ドレイン拡散層34上に、半 導体と金属との化合物膜からなるコバルトシリサイド膜 36が形成され、ソース、ドレイン拡散層35上にコバ ルトシリサイド膜38が形成され、ゲート配線31上に コバルトシリサイド膜37が形成されている。このよう に、サリサイド構造となっている第1に半導体装置30 が形成されている。

【0036】一方、上記半導体基体11(ゲート絶縁膜 14)のSRAMの形成領域には、ゲート配線31を構 成する半導体膜15と同一層のポリシリコン膜からなる 半導体膜15が形成されていて、ゲート配線41の一部 を構成している。この半導体膜15には、N型の不純物 として例えばリンが3×10¹¹/cm²のドーズ量でド ーピングされている。また上記半導体膜15上には、半 とポリシリコン膜からなる半導体膜15との2層からな(40) 導体と金属との化合物膜もしくは金属膜が形成されてい る。ことでは、一例として、半導体と金属との化合物膜 のタングステンシリサイド膜18が例えば150nmの 厚さに形成されている。さらに窒化シリコン膜19が形 成されている。このように、ゲート配線41は、ポリシ リコン膜からなる半導体膜15とその上部に形成したタ ングステンシリサイド膜18とからなり、さらに窒化シ リコン膜19が形成されている。このゲート配線41の 側壁にはサイドウォール絶縁膜20が形成されている。

【0037】上記ゲート配線41(41a)の一方側の

イン拡散層45が形成され、他方側の半導体基体11に はLDD43を介してソース、ドレイン拡散層46が形 成され、このソース、ドレイン拡散層46は、ゲート配 線41(41b)の一方側の半導体基体11に、LDD 43を介して形成されるソース、ドレイン拡散層46と 共用している。さらに他方側の半導体基体 1 1 には、 L DD44を介してソース、ドレイン拡散層47が形成さ れている。上記ソース、ドレイン拡散層45~47上に コバルトシリサイド膜48~50が形成されている。と のように、第2の半導体装置40が形成されている。

【0038】上記各LDD42~44は、第1の半導体 装置30のLDD32、33と同様なる条件でイオン注 入すればよく、上記各ソース、ドレイン拡散層45~4 7は、第1の半導体装置30のソース、ドレイン拡散層 45~47と同様なる条件でイオン注入すればよい。

【0039】また、半導体基体11上には、上記第1、 第2の半導体装置30、40を覆う状態に層間絶縁膜2 2が、例えば600nmの厚さの酸化シリコン膜で形成 されている。なお、上記層間絶縁膜22の表面は平坦化 形成領域における上層配線とのコンタクト孔23が自己 整合的に形成されている。ととでは、窒化シリコン膜か らなるサイドウォール絶縁膜20およびゲート配線41 上の窒化シリコン膜19がエッチングストッパとなっ て、コンタクト孔23が自己整合的に形成されている。 このコンタクト孔23の内部にはブラグ24が形成され ている。

【0040】とのように、第1の半導体装置30で高速 ロジックを構成し、第2の半導体装置40でSRAMの メモリセルを構成しているシステムLSIが形成されて 30 いる。

【0041】上記第2の実施の形態でも、前記第1の実 施の形態で説明したのと同様なる作用効果が得られる。 なお、第2の半導体装置40のソース、ドレイン拡散層 45~47にコバルトシリサイド膜48~50が形成さ れているが、SRAMの場合には、十分なデータ保持能 力があるため、コバルトシリサイド膜48~50を形成 しても差し支えはない。

【0042】次に、本発明の半導体装置の製造方法に係 わる第1の実施の形態を、図3~図5の製造工程図によ って説明する。図3~図5では、一例として、前記図1 によって説明した高速ロジックとDRAMとを混載した 半導体装置の製造方法を説明する。図3~図5では、前 記図1によって説明した構成部品と同様のものには同一 符号を付与して示す。

【0043】図3の(1)に示すように、例えば通常の。 トレンチ素子分離技術を用いて、N型の半導体基体(例 えばシリコン基体11)に形成した深さが例えば400 nmのトレンチにフィールド絶縁膜12を埋め込む。な お、半導体基体11の表面を、例えば化学的機械研磨に 50 る。

よって平坦化しておくことが好ましい。

【0044】次いで、例えばイオン注入法によって、P 型のウエル13とN型のウエル(図示省略)とを形成す る。その際、レジスト塗布およびリソグラフィー技術に よって、P型のウエル13を形成する場合にはN型のウ エルの形成領域を覆うレジストマスクを形成しておき、 N型のウエルを形成する場合にはP型のウエル13の形 成領域を覆うレジストマスクを形成しておく。その後、 例えば900℃の水蒸気雰囲気中で、半導体基体11の 10 表面にゲート酸化膜14を、例えば10nmの厚さに形 成する。

【0045】次に、図3の(2)に示すように、例えば CVD法によって、半導体基体11(ゲート絶縁膜1 4)上に、ゲート電極またはその一部を形成するための 半導体膜15を、例えばポリシリコン膜を200nmの 厚さに堆積して形成する。続いてCVD法によって、半 導体膜15上に、DRAMのゲート電極をエッチング加 工する際にマスクとなるエッチングストッパ膜16を形 成する。このエッチングストッパ膜16は、DRAMの されている。さらに、層間絶縁膜22には、DRAMの 20 ゲート電極をエッチング加工する際にマスクとなればよ く、すなわち、DRAMのゲート電極を構成する膜より もエッチングレートが遅い膜であればよい。そこで、エ ッチングストッパ膜16は、例えば20nmの厚さの酸 化シリコン膜で形成する。

> 【0046】そして通常のレジストマスクを形成する技 術によって、高速ロジックの形成領域を覆うレジスト膜 17を形成した後、そのレジスト膜17をマスクにして 例えばエッチングにより、 DRAMの形成領域のエッチ ングストッパ膜16を選択的に除去する。

【0047】次いで、例えばイオン注入法によって、D RAMの形成領域の半導体膜15にN型の不純物として 例えばリンを、一例として、打ち込みエネルギーを30 keV、ドーズ量を3×1015/cm2 に設定して、イ オン注入してN型にする。

【0048】次いで、図3の(3)に示すように、例え ばCVD法によって、上記半導体膜15および上記エッ チングストッパ膜16上に、例えばタングステンシリサ イド膜18を150nmの厚さに堆積した後、さらにC VD法によって窒化シリコン膜19を堆積する。そして 通常のレジスト塗布、リソグラフィー技術により、DR AMの形成領域のゲート配線層をパターニングするため のマスクをレジスト膜(図示省略)で形成した後、その レジスト膜をエッチングマスクに用いて、上記窒化シリ コン膜19、タングステンシリサイド膜18および半導 体膜15をエッチングして、ゲート配線41を形成す る。このエッチングでは、DRAMの形成領域以外の部 分では、半導体膜15上には酸化シリコン膜からなるエ ッチングストッパ膜16が形成されているので、このエ ッチングストッパ膜16上で上記エッチングは停止す

【0049】その後、例えばイオン注入法によって、D RAMの形成領域における半導体基体11(ウエル領 域)に、N型のLDD42、43、44を形成する。と のときのイオン注入条件としては、一例として、ドーパ ントにリンを用い、打ち込みエネルギーを30keV、 ドーズ量を3×10¹³/cm² に設定した。

【0050】次いで図4の(4)に示すように、通常の レジスト塗布、リソグラフィー技術により、高速ロジッ クの形成領域のゲート配線層をパターニングするための ジスト膜をエッチングマスクに用いて、上記酸化シリコ ンからなるエッチングストッパ膜16およびポリシリコ ンからなる半導体膜15を連続的にエッチングして、ゲ ート配線31を形成する。

【0051】その後、例えばイオン注入法によって、P 型のLDD(図示省略)と高速ロジックの形成領域にお けるN型のLDD32、33とを形成する。その際、P 型のLDDを形成する場合には、一例として、ドーパン トに二フッ化ホウ素(BFz)を用い、打ち込みエネル 件でイオン注入する。また、N型のLDD32、33を 形成する場合には、一例として、ドーパントにヒ素を用 い、打ち込みエネルギーを50keV、ドーズ量を3× 10¹/cm² の条件でイオン注入する。

【0052】なお、上記各イオン注入の際には、レジス ト塗布およびリソグラフィー技術によって、P型のLD Dを形成する場合にはN型のLDDの形成領域、DRA Mの形成領域等を覆うレジストマスクを形成しておき、 N型のLDDを形成する場合にはP型のLDDの形成領 しておく。またイオン注入の際には、ゲート配線31も **マスクとなる。**

【0053】図4の(5)に示すように、例えばCVD 法によって、各ゲート配線31、41を覆う状態に、窒 化シリコン膜を例えば150nmの厚さに堆積する。そ して全面エッチングすることによって窒化シリコン膜を エッチバックし、各ゲート配線31、41の側壁にサイ ドウォール絶縁膜20を形成する。この時、DRAMの 形成領域以外の部分では、ゲート配線31上に残存して いた酸化シリコン膜からなるエッチングストッパ膜16 〔前記図4の(4)参照〕も同時に除去される。

【0054】その後、例えばイオン注入法によって、P 型のトランジスタの形成領域におけるゲート配線(図示 省略)の両側の半導体基体にP型のソース、ドレイン領 域(図示省略)を形成する。またDRAMの形成領域に おけるゲート配線41の両側の半導体基体11に、上記 LDD42~44を各ゲート電極41側に介してソー ス、ドレイン拡散層45~47を形成する。具体的に は、ゲート配線41(41a)の一方側の半導体基体1

45を形成し、他方側に上記LDD43を介してソー ス、ドレイン拡散層46を形成し、ゲート配線41(4 1b)の一方側の半導体基体11に、上記LDD43を 介してソース、ドレイン拡散層46(前記ソース、ドレ イン拡散層46と同一)を形成し、他方側に上記LDD 44を介してソース、ドレイン拡散層47を形成する。 とのようにして、第2の半導体装置40を形成する。 【0055】さらに高速ロジックの形成領域におけるゲ

ート配線31の一方側の半導体基体11にLDD32を マスクをレジスト膜(図示省略)で形成した後、そのレ 10 介してソース、ドレイン拡散層34を形成し、他方側の 半導体基体11にLDD33を介してソース、ドレイン 拡散層35を形成する。このようにして、第1に半導体 装置30を形成する。

> 【0056】P型領域のソース、ドレイン拡散層(図示 省略)を形成する場合には、ドーパントに二フッ化ホウ 素(BF。)を用い、打ち込みエネルギーを50ke V、ドーズ量を3×10¹¹/cm²の条件でイオン注入 する。

【0057】高速ロジックの形成領域におけるN型領域 ギーを50keV、ドーズ量を3×10¹¹/cm¹の条 20 のソース、ドレイン拡散層34、35を形成する場合に は、ドーパントにヒ素を用い、打ち込みエネルギーを5 OkeV、ドーズ量を3×10¹⁵/cm²の条件でイオ ン注入する。

> 【0058】DRAMの形成領域におけるN型領域のソ ース、ドレイン拡散層45~47を形成する場合には、 ドーパントにリンを用い、打ち込みエネルギーを30k e V、ドーズ量を3×10¹³/cm² の条件でイオン注 入する。

【0059】上記イオン注入では、DRAM以外の部分 域、DRAMの形成領域等を覆うレジストマスクを形成 30 では、同時にゲート配線31中にも不純物がドーピング される。

> 【0060】そして、例えば900℃の窒素雰囲気中で 20分間の熱処理を行うことによって不純物を活性化 し、各ソース、ドレイン拡散層45~47、34、35 を形成する。

【0061】次いで、図4の(6)に示すように、半導 体基体11上の全面に、シリサイド反応を起こさない膜 として、例えば酸化シリコン膜21を30nmの厚さに 堆積する。その後、通常のレジスト塗布、リソグラフィ ー技術によって、DRAMの形成領域を覆うレジストバ ターン(図示省略)を形成した後、そのレジストパター ンをマスクに用いて酸化シリコン膜21をエッチング し、DRAMの形成領域以外の酸化シリコン膜21を除 去する。すなわち、酸化シリコン膜21を第2の半導体 装置40を覆う状態に残す。

【0062】そして、スパッタリングによって、半導体 基体11上の全面に、例えばコバルト膜を30nmの厚 さに堆積した後、熱処理を施すことによって、コバルト 膜と直接に接しているシリコン上およびポリシリコン膜 1 に、上記LDD42を介してソース、ドレイン拡散層 50 上にコバルトシリサイド膜36、37、38を形成す

される。

る。すなわち、ソース、ドレイン拡散層34上にコバルトシリサイド膜36が形成され、ソース、ドレイン拡散層35上にコバルトシリサイド膜38が形成され、ゲート配線31上にコバルトシリサイド膜37が形成される。その後、硫酸と過酸化水素水のエッチング溶液中に半導体基体11を浸漬してシリサイド化されていない領域のコバルトを除去する。

【0063】次いで図5の(7)に示すように、例え ば、CVD法によって、半導体基体11上に層間絶縁膜 22となる酸化シリコン膜を例えば600nmの厚さに 10 堆積する。その後、CMP法を用いて上記層間絶縁膜2 2の表面を平坦化する。さらに、既知の層間絶縁膜22 にコンタクト孔を形成するプロセス(レジスト塗布、リ ソグラフィー技術によるレジストマスクの形成およびそ のレジストマスクを用いたエッチング) によって、DR AMの形成領域における上層配線とのコンタクト孔23 を開口する。ことでは、窒化シリコン膜からなるサイド ウォール絶縁膜20 およびゲート配線41上の窒化シリ コン膜19に対してエッチングレートが大きいエッチン グ条件で、層間絶縁膜22を構成する酸化シリコン膜の 20 エッチングを行うことによって、下地の窒化シリコン膜 がマスクになるようなコンタクト孔23自己整合的にを 形成する。

【0064】その後、図5の(8)に示すように、従来から知られているプロセスを用いて、上記コンタクト孔23の内部にプラグ24を形成する。さらにDRAMのキャパシタ51を形成した後、そのキャパシタ51を覆う状態に層間絶縁膜52を形成する。次いで高速ロジックの形成領域のソース、ドレイン拡散層35に通じるコンタクト孔53を層間絶縁膜52、22等に形成した後、そのコンタクト孔53の内部を埋め込みプラグ54を形成する、さらに層間絶縁膜52上に金属配線55を形成して高速ロジックとDRAMとを混載したシステムLSIが形成される。

【0065】上記半導体装置の製造方法に係わる第1の実施の形態では、第1の半導体装置30のゲート配線(ゲート電極)31を構成する半導体膜15と、第2の半導体装置40のゲート配線(ゲート電極)41を構成する半導体膜15とを同一の膜で形成し、その半導体膜15における第1の半導体装置30を形成する領域上に、ゲート配線41を構成する膜よりもエッチング速度の遅いエッチングストッパ膜16を形成することから、第2の半導体装置40のゲート配線41を半導体膜15を用いたボリサイド構造もしくはポリメタル構造に形成することが可能になる。そして第1の半導体装置30を形成する領域の半導体膜15上をエッチングストッパ膜16で覆った状態で、ゲート配線41をエッチングにより加工することから、ゲート配線41をボリサイド構造もしくはポリメタル構造に加工することが可能になる。

領域の半導体膜15を加工してゲート配線31を形成した後、第2の半導体装置40を覆う状態にシリサイド反応を起こさない膜として酸化シリコン膜21を形成し、その後、第1の半導体装置30をサリサイド構造に形成することから、第1の半導体装置30は、高速ロジック単独で形成した場合と同様の特性を有するものとなる。【0067】また、第2の半導体装置40のゲート配線41の周囲に、ソース、ドレイン拡散層46へ通じるコンタクト孔23が形成される層間絶縁膜22よりもエッチング速度の遅い絶縁膜として、窒化シリコン膜からなるサイドウォール絶縁膜20と窒化シリコン膜19とを形成することから、第2の半導体装置40はセルフアラインド・コンタクト(SAC)構造のメモリ素子に形成

【0068】以上説明したように、第1の半導体装置30と第2の半導体装置40とを同一半導体基体11上に混載することが可能となることから、第1の半導体装置30を高速ロジックとし、第2の半導体装置40をメモリ素子として同一半導体基体11上に混載される。

【0069】次に、本発明の半導体装置の製造方法に係わる第2の実施の形態を説明する。とこでは、一例として、前記図2によって説明した高速ロジックとSRAMとを混載した半導体装置の製造方法を説明する。以下の説明では、前記図2によって説明した構成部品と同様のものには同一符号を付与する。

【0070】との構造の製造方法は、前記図3~図5によって説明した製造方法において、前記図4の(6)によって説明した酸化シリコン膜21を形成しない。そして、第1の半導体装置30のコバルトシリサイド膜3630~38と同時に、SRAM部のソース、ドレイン領域45~47にも、図2に示すように、コバルトシリサイド膜48~50を形成すればよい。またSRAMのソース、ドレインはDRAMのソース、ドレインとは異なり、高速ロジック部と同じ条件で不純物をイオン注入すればよい。

【0071】上記高速ロジックとなる第1の半導体装置30は、ゲート配線31上と、ソース、ドレイン拡散層34、35の表面をコバルトシリサイド化し、SRAM部は、ゲート配線41にタングステンシリサイド膜18とポリシリコン膜からなる半導体膜15との2層からなるタングステンポリサイド構造を用い、ソース、ドレイン拡散層45~47にはコバルトシリサイド膜48~50を形成したサリサイド構造を用いる。このような構成のSRAMにおいては、特に、6トランジスタ型のメモリセルを用いた場合は、ソース、ドレイン拡散層45~47のサリサイド化による接合リーク電流の増加があってもデータ保持特性の悪化は問題にはならない。

り加工することから、ゲート配線41をポリサイド構造 【0072】また、上記ポリサイド構造のゲート配線4 もしくはポリメタル構造に加工することが可能になる。 1では、その周囲を窒化シリコン膜19および窒化シリ 【0066】しかも、第1の半導体装置30を形成する 50 コン膜空なるサイドウォール絶縁膜20で覆っていると

とから、その後のソース、ドレイン拡散層46に通じる コンタクト孔23の形成時に、上記各窒化シリコン膜が エッチングストッパとなってエッチングを停止する。そ のため、ゲート配線41に対してセルフアラインでコン タクト孔23が形成され、コンタクト孔23とゲート配 線41との距離を縮めてメモリセルサイズの縮小が可能 になる。

【0073】上記ゲート配線41には、タングステンシ リサイド膜18を用いたが、そのかわりに、チタンシリ ドのうちの少なくとも1種、もしくはタングステンシリ サイド膜も含めて複数種を用いたポリサイド構造とする ととが可能である。または、チタン膜、タングステン 膜、タンタル膜、コバルト膜、アルミニウム膜および銅 膜のうちの少なくとも1種もしくは複数種を用いたポリ メタル構造とすることも可能である。ポリメタル構造の 場合、ポリシリコン膜と金属膜との間に、窒化タングス テン、窒化チタン、窒化タンタル等のバリアメタルを形 成することが好ましい。

[0074]

【発明の効果】以上、説明したように本発明の半導体装 置によれば、第1の半導体装置のソース、ドレイン拡散 層の表面とゲート電極の上面とに半導体と金属との化合 物膜が自己整合的に形成されているので、ゲート電極を シリサイド化したサリサイド構造を有する高速ロジック になり、かつ高速ロジック素子を単独に形成したものと 同等の動作特性を有するものとなって、高速動作が得ら れる。一方、第2の半導体装置のゲート電極の周囲に は、その第2の半導体装置のソース、ドレイン拡散層へ 通じるコンタクト孔が形成される絶縁膜よりもエッチン 30 グ速度の遅い絶縁膜が形成されているので、第2の半導 体装置はセルフアラインド・コンタクト構造のメモリ素 子となる。したがって、高速ロジック素子とメモリ素子 とを同一の半導体基体上に混載することが可能になる。 【0075】本発明の半導体装置の製造方法によれば、 第1の半導体装置のゲート電極を構成する半導体膜と、 第2の半導体装置のゲート電極を構成する半導体膜とを 同一の半導体膜で形成し、その同一の半導体膜における 第1の半導体装置を形成する領域上に、第2の半導体装 置のゲート電極を構成する膜よりもエッチング速度の遅 40 シリサイド膜、30…第1の半導体装置、40…第2の いエッチングストッパ膜を形成するので、第2の半導体

装置を形成する領域の半導体膜上に、そのゲート電極を 構成するポリサイド構造もしくはポリメタル構造を構成 する膜を形成することができる。そして第1の半導体装 置を形成する領域の半導体膜上をエッチングストッパ膜 で覆った状態で、第2の半導体装置のゲート電極をエッ チングにより加工するので、第2の半導体装置のゲート 電極をポリサイド構造もしくはポリメタル構造に加工す ることができる。

【0076】しかも、第1の半導体装置を形成する領域 サイド膜、コバルトシリサイド膜、モリブデンシリサイ 10 の半導体膜を加工して第1の半導体装置のゲート電極を 形成し、第2の半導体装置を覆う状態にシリサイド反応 を起こさない膜を形成した後、第1の半導体装置をサリ サイド構造に形成するので、第1の半導体装置は、高速 ロジック単独で形成した場合と同様の特性を有するもの に形成することができる。

> 【0077】また、第2の半導体装置のゲート電極の周 囲に、第2の半導体装置のソース、ドレイン拡散層へ通 じるコンタクト孔が形成される絶縁膜よりもエッチング 速度の遅い絶縁膜を形成するので、第2の半導体装置は 20 セルフアラインド・コンタクト構造のメモリ素子に形成 することができる。

【0078】よって、同一の半導体基体に、高速ロジッ クとなる第1の半導体装置とメモリ素子となる第2の半 導体装置とを混載することが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体装置に係わる第1の実施の形態 を示す概略構成断面図である。

【図2】本発明の半導体装置に係わる第2の実施の形態 を示す概略構成断面図である。

【図3】本発明の半導体装置の製造方法に係わる第1の 実施の形態を示す製造工程図である。


【図4】本発明の半導体装置の製造方法に係わる第1の 実施の形態を示す製造工程図(続き)である。

【図5】本発明の半導体装置の製造方法に係わる第1の 実施の形態を示す製造工程図(続き)である。


【符号の説明】

11…半導体基体、18…タングステンシリサイド膜、 31, 41…ゲート配線 (ゲート電極)、34, 35… ソース、ドレイン拡散層、36,37,38…コバルト 半導体装置


【図1】





【図2】





【図4】



















【図5】





フロントページの続き

(51)Int.Cl.⁷

識別記号

F I

テーマコート (参考)

HO1L 27/11

27/10

481

HO1L 27/10

381 681F

27/108 21/8242

Fターム(参考) 4M104 AA01 BB01 BB19 CC01 CC05

DD02 DD43 DD72 DD84 FF14

GG14 GG16

5F048 AA09 AB01 AB03 AC01 BA01

BB05 BB08 BB09 BB10 BC06

BF06 BF07 BG14 DA27

5F083 AD01 AD10 AD49 BS05 BS17

BS19 BS23 BS26 BS40 JA32

JA35 MA03 MA06 NA01 PR03

PR07 PR21 PR22 PR29 PR36

PR40 PR45 ZA05